

I, the undersigned, who have prepared English translation which is attached herewith, hereby declare that the aforementioned translation is true and correct translation of the Abstract of the Korean Patent Publication No. 1992-20641 published on November 21, 1992.

October 26, 2007

Translator : Suk-Cheol Yang  
Suk-Cheol Yang

KOREAN PATENT PUBLICATION NO. 1992-0020641

**METHOD OF FORMING INSULATING LAYER OF  
SEMICONDUCTOR DEVICE**

5           A method of forming an insulating layer of a semiconductor device  
includes performing a thermal oxidation process to form a first SiO<sub>2</sub> layer,  
performing a chemical vapor deposition (CVD) process to coat a second SiO<sub>2</sub>  
layer on the first SiO<sub>2</sub> layer, performing an annealing process under an  
oxygen-containing ambient, and performing an annealing process under an  
10   inert gas ambient after injecting fluorine ions into the first and second SiO<sub>2</sub>  
layers.

공개특허특1992-0020641

(19)대한민국특허청(KR)  
(12) 공개특허공보(A)

(51) Int. Cl. 8  
H01L 21/316

(11) 공개번호 특1992-0020641  
(43) 공개일자 1992년11월21일

(21) 출원번호 특1992-0006770  
(22) 출원일자 1992년04월22일

(30) 우선권주장 91-094352 1991년04월24일일본(JP)  
(71) 출원인 샤프 가부시끼가이샤 쓰지 하루오  
일본국 요사카시 아베노구 나가이쵸 22-22  
(72) 발명자 마야타기 히사가즈  
일본국 나라젠 나라시 슈운쵸 20빌라 슈운 201  
무에다 다카시  
일본국 나라젠 나라시 모무쵸 2쵸메 17-12-202  
(74) 대리인 김영길

심사청구: 없음

(54) 반도체장치의 절연막 제조방법

요약

내용 없음

대표도

도1

명세서

[발명의 명칭]

반도체장치의 절연막 제조방법

[발명의 간단한 설명]

제1도는 본 발명의 효과를 예시하는 도식적 단면도.

본 내용은 요부공개 건이므로 전문 내용을 수록하지 않았음.

(57) 청구의 범위

청구항1

열 소화에 의해 Si기판상에 제1 SiO<sub>2</sub>막을 형성하는 공정과, CVD기습로 상기 제1 SiO<sub>2</sub>막 상에 제2 SiO<sub>2</sub>막을 도포하는 공정과, 산소가 스며들 함유하는 분위기에서의 열처리와 상기 제1 및 제2 SiO<sub>2</sub>막에 불소이온의 주입후 비활성 가스 분위기에서의 열처리를 포함하는 그중중에서 선택된 열처리로 상기 제1 및 제2 SiO<sub>2</sub>막이 제공된 상기 Si기판을 제공하는 공정을 포함하는 반도체장치의 절연막 제조방법.

청구항2

제1항에 있어서, 산소가스 함유하는 분위기에서의 상기 열처리는 상기 산소가스인 건조한 산소가스를 사용하고 약 30~60분 동안 900~1000℃에서 수행되는 반도체 장치의 절연막 제조방법.

청구항3

제1항 또는 제2항에 있어서, 상기 산소가스를 함유하는 분위기에서의 열처리는 비활성 가스 분위기의 고온에서 짧은 열처리가 이어지는 반도체 장치의 절연막 제조방법.

KIPRIS(공개특허공보)

페이지 27

청구항4

제1항에 있어서, 상기 제2 SiO<sub>2</sub>막의 50Å 두께에 대해, 상기와 같은 이온이 5KeV이하의 저가속 에너지와 약 10<sup>16</sup>/cm<sup>2</sup>의 도우즈에서 주입되는 반도체장치의 절연막 제조방법.

청구항5

제1항에 있어서, 비활성 가스분위기에서의 열처리는 비활성가스 분위기인 질소 또는 아르곤을 사용하고 아울러 약 30~60분 동안 900~1000℃에서 수행되는 반도체 장치의 절연막 제조방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.

도면

도면1

